常见的ＦＰＧＡ开发语言有Ｖｅｒｉｌｏｇ ＨＤＬ和ＶＨＤＬ，其中后缀ＨＤＬ的全称为Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ。
不同于以往软件开发中熟悉的Ｃ／Ｃ＋＋，硬件描述语言最大的特点是并行执行，即在同一个时刻所有的描述语句都在进行中，这点和Ｃ／Ｃ＋＋的顺序执行有很大的不同，这也就造成了ＦＰＧＡ的执行效率很高，在一些特定高速、低延迟的领域ＶｅｒｉｌｏｇＨＤＬ和ＶＨＤＬ就发挥了很大的作用。
国内市场较常用的是Ｖｅｒｉｌｏｇ ＨＤＬ，同时Ｖｅｒｉｌｏｇ ＨＤＬ从高到低分为三类描述级别：行为级一ＲＴＬ级一结构级，简而言之就是将描述功能状态的Ｖｅｒｉｌｏｇ ＨＤＬ语句通过后续开发平台的处理生成对应的门级电路，然后通过布局布线的优化来进一步提升系统性能。
Ｓｐａｒｔａｎ６系列芯片主要开发平台是Ｘｉｌｉｎｘ公司推出的Ｉｎｔｅｇｒａｔｅｄ Ｓｏｆｔｗａｒｅ Ｅｎｖｉｒｏｎｍｅｎｔ（ＩＳＥ）［３９］，后续Ｘｉｌｉｎｘ公司也推出了更新的ＦＰＧＡ开发环境Ｖｉｖａｄｏ，但是相对来说Ｖｉｖａｄｏ软件体积更大，编译条件更加复杂。
对ＰＣ机要求性能更高，从而导致在相同的条件下ＩＳＥ的编译速度更快，能够有效缩短项目开发进程，并且Ｖｉｖａｄｏ不支持Ｓｐａｒｔａｎ６芯片及其之前的系列
详细设计流程可分为输入、验证、综合、实现、下载 。对应于ＶｅｒｉｌｏｇＨＤＬ的描述级别能够很好的体现出工程设计的层次感，输入阶段在文本编辑器中输入ＲＴＬ级描述代码，进一步需要在验证过程中通过仿真来检查输入代码的功能性是否满足要求，如果不满足的话需要遐回输入阶段重行修改代码。
通过仿真验证过后接下来就是综合和实现阶段，这两部分的主要功能是将前面的ＲＴＬ级描述代码通过编译生成ＦＰＧＡ底层的硬件电路实现，并且结合ＦＰＧＡ具体型号在底层电路实现相应的功能，同时生成二进制文件。
最后需要通过ＪＴＡＧ下载器将二进制文件烧录入ＦＰＧＡ中来观察现象，至此就初步完成了整个工程设计的大致流程。
嵌入式物联网需要学的东西真的非常多，千万不要学错了路线和内容，导致工资要不上去！
本文内容来自网友供稿，文章观点仅代表作者本人，本站非盈利且无偿提供信息存储空间服务，不拥有所有权，如有文章有不实信息或侵犯了您的权益，请发送邮件至 cfseo1997@163.com 反馈核实，如需转载请注明出处：https://www.taobobolive.com/129792.html
